新聞

半導體業界正熱烈討論人工智慧是否能讓個別設計師處理從初始設計到製造就緒佈局的整個晶片開發流程。雖然支持者設想 AI 能簡化傳統上前端 RTL 設計與後端實體實現之間各自為政的工作流程，但經驗豐富的從業人員對這個願景的可行性提出了重大疑慮。數十年經驗對抗 AI 樂觀主義擁有豐富晶片設計背景的業界資深人士正在反駁過度樂觀的 AI 預測。一位擁有近四十年經驗的資深 CPU 架構師強調了現代晶片開發的龐大範圍，指出即使是基本的處理器配置也需要大量驗證、類比 IP 授權、合成、時序收斂和矽後除錯。複雜性遠超出目前 AI 能力所能處理的範圍，僅製造成本每次迭代就高達七到八位數美元。這個現實檢驗強調了晶片設計涉及錯綜複雜的專業知識領域網絡，每個領域都需要深厚的專業知識，需要多年時間才能培養。與軟體開發不同的是，軟體錯誤可以快速修補，但製造後發現的硬體錯誤可能造成數百萬美元損失和數月延遲。晶片製造成本比較：傳統晶圓代工製造：每次迭代需 7-8 位數美元TinyTapeout 穿梭服務：低於 200 美元ChipFoundry.io：約 15,000 美元Wafer.space：7,000 美元TSMC / Global Foundries 的 180nm 穿梭服務：約 50,000 美元當前效率不彰推動創新壓力儘管存在懷疑態度，但普遍認知到當前系統存在嚴重缺陷。RTL 設計師與實體設計工程師之間的傳統交接造成了重大效率不彰，有些估計顯示由於團隊間溝通不良，約有 30% 的效能提升被白白浪費。RTL 設計師通常無法了解他們的程式碼如何轉換為實體佈局，而實體設計工程師在不了解底層微架構決策的情況下也面臨困難。「RTL 設計師通常無法了解他們的設計如何被佈局，而且通常也不想去關心。PD 工程師無法了解微架構和低階程式碼細節。」這種脫節導致次優解決方案，時序問題透過暴力重新定時而非架構改進來解決，實體設計團隊花費過多精力來解決有問題的 RTL，而非要求簡單修正。目前產業效率不彰：由於 RTL 到實體設計溝通不良，估計有 30% 的每瓦性能/面積效益未能充分發揮前端與後端團隊之間的回饋循環需要數週到數個月的時間多次迭代相當常見，大幅延長開發時程新興解決方案與替代方法業界並未在解決這些挑戰方面停滯不前。像 OpenROAD 這樣由 DARPA 資助的開源計畫正致力於自動化 RTL 到 GDS 流程，這可能讓晶片設計民主化。同時，透過 TinyTapeout（低於 200 美元）等服務和各種穿梭計畫的降成本努力，讓小規模晶片製造對實驗和學習更加可及。這些發展顯示，雖然完全 AI 自動化可能為時過早，但工具和成本降低的漸進式改進正為較小團隊和個別設計師創造新機會，讓他們能在整個設計流程中獲得實作經驗。晶片設計流程層級（ GPU 範例）：遊戲 → 遊戲引擎 → API → 驅動程式（含編譯器）→ 作業系統抽象層 → 硬體 → HDL/RTL → 矽晶片佈局每個層級都包含大量複雜性，會影響底層設計決策混合訊號現實檢驗討論也突顯了全端晶片設計師在某些利基領域已經存在，特別是在類比元件佔主導地位且數位邏輯相對簡單的混合訊號設計中。這顯示這個概念並非完全理論性的，而是很大程度上取決於所涉及的特定設計挑戰的複雜性和規模。這場辯論最終反映了半導體業界在 AI 驅動自動化的承諾與了解現代晶片設計真正複雜性的經驗豐富從業人員的智慧之間更廣泛的緊張關係。雖然 AI 無疑將在晶片開發中發揮越來越重要的作用，但前進的道路可能涉及漸進式改進而非革命性轉變。參考資料：The Era of Full-Stack Chip Designers